PATENT ABSTRACTS OF JAPAN

(11) Publication number: 62123819 A

(43) Date of publication of application: 05.06.87

(51) Int. CI

H03H 11/26 G06G 7/12 H03H 7/30

// A61B 8/00

(21) Application number: 60262447

(22) Date of filing: 25.11.85

(71) Applicant:

HITACHI MEDICAL CORP

(72) Inventor:

KONDO SHINICHI

KATAKURA KAGEYOSHI

OGAWA TOSHIO UMEMURA SHINICHIRO

IKEDA HIROSHI


(54) VARIABLE DELAY CIRCUIT

(57) Abstract:

PURPOSE: To attain an optional delay below N/fs by using a capacitor memory circuit to apply a delay of N/f_s at each sampling period thereby controlling the hold time of a sample-and-hold means connected in series.

CONSTITUTION: The sample-and-hold means 1 and the capacitor memory circuit 2 and connected in series, the sampling frequency is kept constant and the capacitor memory circuit 2 controls a control means 5 to apply a delay of maximum N/Is, the hold time of the sample-and-hold circuit is controlled by controlling a sample-and-hold pulse means. An optical delay of below N/f_s is attained while keeping the frequency f_s constant.

COPYRIGHT: (C)1987,JPO&Japio



⑲ 日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A)

昭62 - 123819

Mint Cl.⁴

識別記号

庁内整理番号

個公開 昭和62年(1987)6月5日

11/26 H 03 H 7/12 7/30 G 06 G H 03 H

7328-5J 7208-5B

未請求 発明の数 1 (全4頁) 7210-5」※審査請求

69発明の名称 可変遅延回路

> 创特 昭60-262447 顋

昭60(1985)11月25日 頭 突出

近 藤 個発 明 者

真

国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

②発 明 者 片 倉 景 羲 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

明 者 Ш ⑫発 小

俊 雄 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

株式会社 日立メディ 犯出 頤 人

東京都千代田区内神田1丁目1番14号

勝男 邳代 理 人 弁理士 小川

外1名

最終頁に続く

売明の名称 可変退延回路

物許請求の範囲

- 1.サンプルホールド手段と、コンデンサメモリ 回路と、筱サンブルホールド制御手段と、手段 のサンプリングのタイミングを制御するサンプ ルホールド制御手段と、該コンデンサメモリの 袋込み、放出しを制御するコンデンサメモリ側 御手段とを具備し、上記サンプルホールド手段 とコンテンサメモリ回路とを直列接続したこと を特徴とする可変遅延四路。
- 2. 前記サンプルホールド手段を2個以上直列接 続したことを特徴とする特許請求の範囲第1項 に記載の可変遅延回路。
- 3. 前記サンプルホールド手段と制御信号と前記 コンデンサメモリ回路の制御信号との位相が机 対的に可変であることを特徴とする特許請求の 範囲第1項もしくは第2項に記載の可変遅延回 财.

発明の詳細な説明

(発明の利用分野)

本発明は、アナログ信号の可変遅延回路の構成 に関するものである。

(発明の背景)

従来のアナログサンプリングによる可変遅延線 は、上記文献に記扱のように、複数(例えばN組)。 のコンデンサメモリのサンプリング局波数 ナs を 低層波!いから路周波!はまで変化させることによ つて、その可変退延時間をN/fuからN/fuま で変化させるものがある。しかし、チェは入力信 号栫坡 f i a の 2 侪以上であり、 f ii はコンデンサ メモリのチェに崇子服界があるため、可変退延額 餌は放火遅延時間に対し限られたものであつた。 また、高精度の可変遅延を行なうには、サンプリ ングパ波数子』を精度よく変化させるための高性 能なサンプリング制御手段が必要であつた。

(発明の目的)

本発明は、簡単な制御手段により、可変範囲が 広くLSI化可能なサンプリングによる可変遅延 回路を提供することを目的とする.

特開昭62-123819 (2)

(発明の概要)

かかる目的を達成するために、本発明は、サンプルホールド手段(S/H手段)と被数(例えば N 段)のコンデンサメモリ四路(C M 回路)を直列接続し、サンプリング周期1/f。ごとに最大 N / f。 の遅延を行ない、サンプリング周期1 / f。 以下の短い遅延は S / H 手段のホールド時間を割御することにより实行する。 従って、本発明により、f。一定のままで、 N / f。以下の任意の遅延を実現するものである。

(発明の実施例)

以下、図を用いて本発明の実施例を詳細に説明する。

第1 図は、本発明によるサンプリングによる可 変遅延回路の構成を扱わした図である。

IN 備子から入力した信号は、サンブルホールド手段1でサンブルホールドされ、その後、コンデンサメモリ回路2によつて遅延された後、出力 増子3に遅延信号が出力される。ここで、サンブ

しスイツチY1~YNを制御するシフトレジスタである。このコンデンサメモリ回路の詳觀動作は特 類昭58-150193で説明されている。

第3 図は、スイッチ X のサンプリング信号 φ s 、コンデンサメモリ制御用シフトレジスタの書き込みパルス φ w と認み出しパルス φ n のタイミングを 扱わした図である。

ϙͷとϙαの位相窓τ⊾は、サンプリング周期

$$T = \frac{1}{f_z}$$
、遅延データDし=iとすると、

$$\tau_L = (i + \frac{1}{2}) T \quad i=0,1,2...N-1$$
 (1)

となるように、制御回路 5 で設定される。また、 ♥■と♥Rの周囲はN×Tであり、シフトレジスタ SHR-W, SHR-Rのクロツク CL K により、 燗畑 T ごとにシフトされ、i だけずれたキヤパシ タ C • 、 C • + 1 に対し、 書き込み認み出しを交互に 行なう。 各キヤパシタにおける値号のホールド時 即 r · が遅延時間に相当する。 従つて、 コンデン サメモリ 2 によつて、バツファ A 1 の出力信号に

第2 図は、本発明の具体的回路構成の例を扱わ した図である。

対し r L 遅延したサンプリング信号(サンプリング周波数= f s)として出力熔子3に出力される。

問期下以下下の短い遅延は、第3回に示すように、 書き込みパルス ♥ * に対し、前段のサンプルホールド手段1のホールド時間が r * (r * < T) となるようにサンプリングパルス ♥ * を設定すればよい。上記短遅延 r * は、 制御回路 4 によつてサンプリングクロック C L K を位相制御することにより、任意に設定できる。 従つて、本発明による全体としての遅延時間 r は

$$\tau = \tau s + \tau L \tag{2}$$

となり、サンプリング周期一定のままで、

$$\frac{1}{2}T < \tau < (N + \frac{1}{2}) T \tag{3}$$

なる任意の遅延が実現できる。

ところで、サンプリング手段1の最小アクイジションタイム(サンプリング感定時間)を Δ τ として、 Δ τ 以下の特度の遅延制御を要求する場合は、 第 4 関に示すように、 短遅延用のサンプルホールド手段1, 1' を 2 個(または、 3 個以上)

特開昭62-123819(3)

取ければよい。第5回は、上記場合のサンプリングパルスゥェ、ゥェ'のタイミングを扱わした図である。すなわち、知遅延でェが

$$T - \Delta \tau \le \tau s < T$$
 (4)

のとき、第2のサンプルホールド手段1'のサンプルパルスφs'を第5図に示すごとく、φsと

φ▼ の間に設定する。従つて、τs を2つのサンプルホールド手段1、1'によつて分割して遅延することにより、(4) 式の場合の短遅延を実現することができる。

第4回構成において、サンプルホールド手段を3個以上直列接続しても目的の可変遅延が実現できることは明らかである。また、第1回、第4回構成において、複数のサンプルホールド手段を複数のコンデンサメモリの前後どちらに任意の数だけ直列接続しても目的の可変遅延が実現できることは明らかである。

さらに、第4図に示した構成を第6図に示すご とく、M 叙並列に接続することにより、第4図構 成の場合と同一のサンプリングレートでM 倍の遅

1 実施例の具体的回路構成、第 3 図は第 1 実施例のタイムチャート、第 4 図は第 2 の実施例、第 5 図は第 2 実施例のタイムチャート、第 6 図は第 3 の実施例である。

1、1',1-1~1-M,1'-1~1'~M…サンプルホールド手段、2,2-1~2-M…コンデンサメモリ回路、3…低減る被回路、4…サンプルホールドパルス制御手段、5… **、*R

代现人 弁理士 小川勝



SW-1~SW-Mは切換スイツチである。切換 スイツチSW-1~SW-Mは、サンプリング問 捌ごとに順次どれか1つがONとなる。


(発明の効果)


以下、本発明によれば、サンプリング周波数を 協定したままで、サンプリングパルスの位相を制 御することにより任意の遅延が実現できるので、 可変範別の広い遅延回路が得られる。


また、本発明の可変遅延回路構成は、サンプルホールド手段とコンデンサメモリ回路とそれらの制御手段とからなるため、例えばCMOSプロセスによるスイツチドキヤパシタ回路で構成すれば、本発明の可変遅延超路全体をLSI化することも可能となる。

図面の簡単な説明


第1回は、本発明の第1の実施例、第2回は第









特開昭62-123819 (4)







第1頁の続き

@Int_Cl.1

識別記号

庁内整理番号

// A 61 B 8/00

7437-4C

^⑰発明者 梅村 晋一郎

国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

宏

砂発明者 池 田

国分寺市東恋ケ窪 1 丁目280番地 株式会社日立製作所中 央研究所内